Компания Broadcom представила платформу 3.5D eXtreme Dimension System in Package (3.5D XDSiP) для сверхвысокопроизводительных процессоров, предназначенных для ИИ и высокопроизводительных вычислений. Новая платформа основана на технологии CoWoS компании TSMC и других передовых технологиях упаковки. Она позволяет разработчикам чипов создавать системы в корпусе (SiP), состоящие из 3D-стека логики, сетевых микросхем и микросхем ввода-вывода, а также стеков памяти HBM. Платформа позволяет создавать SiP с площадью 3D-стека до 6000 мм2 с 12 модулями HBM. Первые продукты 3.5D XDSiP появятся в 2026 году.
В 3,5D XDSiP Broadcom использует технологию упаковки CoWoS-L от TSMC, которая обеспечивает максимальный размер интерпозера, примерно в 5,5 раз превышающий размер прицела (около 858 мм 2), или 4719 мм 2 для вычислительных чиплетов, чиплетов ввода/вывода и до 12 пакетов HBM3/HBM4. Для достижения максимальной производительности Broadcom предлагает дезинтегрировать конструкцию вычислительных чиплетов и укладывать один логический чиплет на другой лицевой стороной друг к другу (F2F) с использованием гибридного медного соединения (HCB).
Такой подход к укладке «лицом к лицу» (F2F), который напрямую соединяет верхние металлические слои верхней и нижней кремниевых матриц с помощью безразборного гибридного медного соединения, является ключевым преимуществом платформы Broadcom 3D XDSiP по сравнению с подходом «лицом к спине», использующим сквозные кремниевые каналы (TSVs).
По словам Broadcom, подход F2F обеспечивает в 7 раз большее количество сигнальных соединений и более короткую маршрутизацию сигналов, снижает энергопотребление в интерфейсах между матрицами на 90 %, минимизирует задержки в 3D-стеке и обеспечивает дополнительную гибкость для проектных групп при дезагрегировании архитектуры ASIC между верхней и нижней матрицами (что является результатом более плотных соединений и меньших задержек).
«В тесном сотрудничестве с нашими клиентами мы создали платформу 3,5D XDSiP на основе технологий и инструментов TSMC и партнеров по EDA», - говорит Фрэнк Остоич, старший вице-президент и генеральный менеджер подразделения ASIC-продуктов Broadcom. «Благодаря вертикальной укладке компонентов чипа платформа Broadcom 3.5D позволяет разработчикам чипов сочетать нужные процессы производства для каждого компонента, уменьшая при этом размеры интерпозера и упаковки, что приводит к значительному повышению производительности, эффективности и стоимости».
В пресс-релизе компании не упоминаются методы 3D-упаковки TSMC. Однако 3.5D XDSiP F2F HCB, скорее всего, является собственной реализацией технологии стекирования SoIC-X без бампинга от TSMC, хотя и с использованием фирменного дизайна и автоматизации Broadcom (что косвенно подтвердил Кевин Чжан из TSMC). Поскольку платформа использует как 2,5D интеграцию, так и 3D укладку, Broadcom называет ее «3,5D».
«За последние несколько лет TSMC и Broadcom тесно сотрудничали, чтобы объединить самые передовые логические процессы TSMC и технологии 3D-укладки чипов с опытом Broadcom в области проектирования, - говорит доктор Кевин Чжан, старший вице-президент по развитию бизнеса и глобальным продажам и заместитель генерального директора TSMC.
Broadcom намерена использовать свою платформу 3,5D eXtreme Dimension System in Package для заказных процессоров и ASIC для AI/HPC, которые она разрабатывает для таких компаний, как Google, Meta и OpenAI, предъявляющих безграничные требования к производительности. В рамках этой платформы Broadcom предложит широкий набор IP, включая HBM PHY, PCIe и GbE, чипсеты полного решения и даже кремниевую фотонику, что позволит клиентам сосредоточиться на главном - архитектуре процессоров.
Ведущий продукт Broadcom 3.5D XDSiP объединяет четыре вычислительные матрицы, изготовленные по передовому техпроцессу TSMC (N2), одну матрицу ввода/вывода и шесть модулей HBM. В настоящее время Broadcom разрабатывает пять продуктов с использованием технологии 3.5D, включая несколько продуктов для растущего сектора искусственного интеллекта от своих основных клиентов и один - процессор Fujitsu Monaka, который будет использовать ISA Arm и техпроцесс TSMC класса 2 нм, - предназначенный как для ИИ, так и для высокопроизводительных вычислений.
Поставки продуктов 3.5D XDSiP начнутся в феврале 2026 года. «Благодаря более чем десятилетнему сотрудничеству Fujitsu и Broadcom успешно вывели на рынок несколько поколений ASIC для высокопроизводительных вычислений, - говорит Наоки Синдзё, SVP и глава отдела разработки передовых технологий Fujitsu. «Новейшая платформа Broadcom 3.5D позволяет процессору Fujitsu-Monaka следующего поколения на базе 2-нанометрового армпроцессора достичь высокой производительности, низкого энергопотребления и меньшей стоимости».
Оригинал
Уникальность
В 3,5D XDSiP Broadcom использует технологию упаковки CoWoS-L от TSMC, которая обеспечивает максимальный размер интерпозера, примерно в 5,5 раз превышающий размер прицела (около 858 мм 2), или 4719 мм 2 для вычислительных чиплетов, чиплетов ввода/вывода и до 12 пакетов HBM3/HBM4. Для достижения максимальной производительности Broadcom предлагает дезинтегрировать конструкцию вычислительных чиплетов и укладывать один логический чиплет на другой лицевой стороной друг к другу (F2F) с использованием гибридного медного соединения (HCB).
Такой подход к укладке «лицом к лицу» (F2F), который напрямую соединяет верхние металлические слои верхней и нижней кремниевых матриц с помощью безразборного гибридного медного соединения, является ключевым преимуществом платформы Broadcom 3D XDSiP по сравнению с подходом «лицом к спине», использующим сквозные кремниевые каналы (TSVs).
По словам Broadcom, подход F2F обеспечивает в 7 раз большее количество сигнальных соединений и более короткую маршрутизацию сигналов, снижает энергопотребление в интерфейсах между матрицами на 90 %, минимизирует задержки в 3D-стеке и обеспечивает дополнительную гибкость для проектных групп при дезагрегировании архитектуры ASIC между верхней и нижней матрицами (что является результатом более плотных соединений и меньших задержек).
«В тесном сотрудничестве с нашими клиентами мы создали платформу 3,5D XDSiP на основе технологий и инструментов TSMC и партнеров по EDA», - говорит Фрэнк Остоич, старший вице-президент и генеральный менеджер подразделения ASIC-продуктов Broadcom. «Благодаря вертикальной укладке компонентов чипа платформа Broadcom 3.5D позволяет разработчикам чипов сочетать нужные процессы производства для каждого компонента, уменьшая при этом размеры интерпозера и упаковки, что приводит к значительному повышению производительности, эффективности и стоимости».
В пресс-релизе компании не упоминаются методы 3D-упаковки TSMC. Однако 3.5D XDSiP F2F HCB, скорее всего, является собственной реализацией технологии стекирования SoIC-X без бампинга от TSMC, хотя и с использованием фирменного дизайна и автоматизации Broadcom (что косвенно подтвердил Кевин Чжан из TSMC). Поскольку платформа использует как 2,5D интеграцию, так и 3D укладку, Broadcom называет ее «3,5D».
«За последние несколько лет TSMC и Broadcom тесно сотрудничали, чтобы объединить самые передовые логические процессы TSMC и технологии 3D-укладки чипов с опытом Broadcom в области проектирования, - говорит доктор Кевин Чжан, старший вице-президент по развитию бизнеса и глобальным продажам и заместитель генерального директора TSMC.
Broadcom намерена использовать свою платформу 3,5D eXtreme Dimension System in Package для заказных процессоров и ASIC для AI/HPC, которые она разрабатывает для таких компаний, как Google, Meta и OpenAI, предъявляющих безграничные требования к производительности. В рамках этой платформы Broadcom предложит широкий набор IP, включая HBM PHY, PCIe и GbE, чипсеты полного решения и даже кремниевую фотонику, что позволит клиентам сосредоточиться на главном - архитектуре процессоров.
Ведущий продукт Broadcom 3.5D XDSiP объединяет четыре вычислительные матрицы, изготовленные по передовому техпроцессу TSMC (N2), одну матрицу ввода/вывода и шесть модулей HBM. В настоящее время Broadcom разрабатывает пять продуктов с использованием технологии 3.5D, включая несколько продуктов для растущего сектора искусственного интеллекта от своих основных клиентов и один - процессор Fujitsu Monaka, который будет использовать ISA Arm и техпроцесс TSMC класса 2 нм, - предназначенный как для ИИ, так и для высокопроизводительных вычислений.
Поставки продуктов 3.5D XDSiP начнутся в феврале 2026 года. «Благодаря более чем десятилетнему сотрудничеству Fujitsu и Broadcom успешно вывели на рынок несколько поколений ASIC для высокопроизводительных вычислений, - говорит Наоки Синдзё, SVP и глава отдела разработки передовых технологий Fujitsu. «Новейшая платформа Broadcom 3.5D позволяет процессору Fujitsu-Monaka следующего поколения на базе 2-нанометрового армпроцессора достичь высокой производительности, низкого энергопотребления и меньшей стоимости».
Оригинал
Уникальность
