На этой неделе компания «Микрон» представила обновленную информацию о своих программах HBM4 и HBM4E. Память нового поколения HBM4 с 2048-битным интерфейсом планируется к массовому производству в 2026 календарном году, а HBM4E - в последующие годы. Помимо более высокой скорости передачи данных, чем у HBM4, в HBM4E появится возможность настраивать базовую матрицу, что ознаменует смену парадигмы в индустрии.
Несомненно, HBM4 впечатляет своим 2048-битным интерфейсом памяти. Однако HBM4E впечатляет еще больше, позволяя «Микрону» предлагать индивидуальные базовые матрицы для определенных клиентов, тем самым обеспечивая более оптимизированные решения с потенциально дополнительными функциями. Пользовательские логические матрицы будут производиться компанией TSMC с использованием усовершенствованного узла, что позволит им содержать больше кэша и логики для повышения производительности и функциональности.
HBM4E изменит парадигму бизнеса памяти, предоставив возможность индивидуальной настройки базовых логических матриц для определенных клиентов с использованием передового процесса производства логических литейщиков TSMC», - сказал Санджай Мехротра, президент и главный исполнительный директор компании „Микрон“. Мы ожидаем, что такая возможность кастомизации позволит повысить финансовые показатели «Микрона».
Пока нам остается только гадать, как Micron планирует настраивать свои матрицы базовой логики HBM4E. Список возможных вариантов достаточно велик и включает в себя базовые возможности обработки данных, такие как расширенный кэш, пользовательские интерфейсные протоколы, адаптированные для конкретных приложений (AI, HPC, сетевые технологии и т. д.), возможности передачи данных из памяти в память, переменную ширину интерфейса, расширенное масштабирование напряжения и регулировку питания, а также пользовательские алгоритмы ECC и/или безопасности. Не забывайте, что это лишь предположения. На данный момент остается неясным, поддерживает ли реальный стандарт JEDEC такие настройки.
Micron утверждает, что разработка продуктов HBM4E ведется совместно с несколькими клиентами, поэтому можно ожидать, что разные клиенты будут использовать базовые матрицы с различными конфигурациями. Это станет шагом на пути к созданию специализированных решений на базе памяти для ИИ, HPC, сетевых и других приложений, требовательных к пропускной способности. Как индивидуальные решения HBM4E будут конкурировать с пользовательскими решениями HBM (cHBM4) от Marvell, представленными ранее в этом месяце, пока неизвестно.
В HBM4 от Micron будут использоваться DRAM, изготовленные по проверенной технологии 1 (10-нм техпроцесс 5-го поколения), размещенные поверх базовой матрицы с интерфейсом шириной 2048 бит и скоростью передачи данных около 6,4 ГТ/с, что обеспечит пиковую теоретическую пропускную способность в 1,64 ТБ/с на стек.
Micron планирует начать массовое производство HBM4 в 2026 календарном году, что совпадает с запуском графических процессоров Nvidia Vera Rubin и AMD Instinct серии MI400 для приложений ИИ и высокопроизводительных вычислений. Интересно, что и Samsung, и SK Hynix, по слухам, используют технологию производства 6-го поколения по нормам 10 нм для своих продуктов HBM4.
На этой неделе Micron также сообщила, что поставки ее устройств 8-Hi HBM3E для процессоров Blackwell от Nvidia уже идут полным ходом. Стеки 12-Hi HBM3E тестируются ведущими клиентами компании, которые, как сообщается, довольны результатами.
«Мы продолжаем получать положительные отзывы от наших ведущих клиентов о стеках HBM3E 12-Hi от Micron, которые отличаются лучшим в своем классе энергопотреблением - на 20 % ниже, чем HBM3E 8-Hi у конкурентов, даже при том, что продукт Micron обеспечивает на 50 % больший объем памяти и лучшую в отрасли производительность», - сказал Мехротра.
Ожидается, что стеки 12-Hi HBM3E будут использоваться в ускорителях Instinct MI325X и MI355X от AMD, а также в вычислительных GPU Blackwell B300-серии от Nvidia для ИИ и HPC-нагрузок.
Оригинал
УНикальность
