TSMC собирается начать массовое производство полупроводников по технологическому процессу N2 (2 нм) во второй половине следующего года, а сейчас компания делает все возможное, чтобы отшлифовать технологию с точки зрения снижения вариабельности и плотности дефектов, а значит, и повышения производительности. Как заявил недавно один из сотрудников TSMC, команде удалось увеличить выход тестовых чипов на 6 %, «создав миллиардную экономию» для клиентов компании.
Сотрудник TSMC, называющий себя доктором Кимом, не уточнил, улучшила ли литейная компания выход тестовых микросхем SRAM или логических микросхем. Учитывая, что TSMC начнет предлагать свои услуги по выпуску тестовых пластин для 2-нм технологии только в январе, маловероятно, что контрактный чипмейкер улучшит показатели для прототипов реальных чипов, которые в конечном итоге будут производиться по 2-нм технологии.
Повышение производительности тестовых микросхем SRAM и логики действительно очень важно, поскольку в конечном итоге это может привести к значительной экономии для заказчиков, которые платят за пластины и, следовательно, выигрывают от повышения производительности. TSMC N2 станет первым производственным процессом компании, в котором будут использоваться транзисторы с нанолистовой структурой по всему периметру затвора (GAA), обещающие значительное снижение мощности, повышение производительности и плотности транзисторов.
В частности, нанолистовые транзисторы GAA от TSMC не только меньше 3-нм транзисторов FinFET, но и позволяют уменьшить размер битовых ячеек SRAM высокой плотности за счет улучшенного электростатического контроля и снижения утечки без ущерба для производительности. Их конструкция улучшает настройку порогового напряжения, обеспечивая надежную работу и позволяя дальнейшую миниатюризацию логических транзисторов и ячеек SRAM. Однако TSMC придется научиться производить совершенно новые транзисторы с достойным выходом.
По прогнозам, чипы, изготовленные по технологии N2, будут потреблять на 25-30 % меньше энергии при том же количестве транзисторов и частоте, чем чипы, изготовленные на производственном узле N3E, обеспечат повышение производительности на 10-15 % при том же количестве транзисторов и мощности, а также увеличат плотность транзисторов на 15 % при сохранении эквивалентной скорости и мощности по сравнению с полупроводниками, изготовленными на N3E.
Ожидается, что TSMC начнет массовое производство чипов по технологическому процессу N2 где-то во второй половине 2025 года, скорее всего, в конце 2025 года. Для этого у крупнейшего в мире контрактного производителя микросхем есть достаточно времени, чтобы повысить производительность и снизить плотность дефектов.
Оригинал
Уникальность
