JEDEC опубликовал официальную спецификацию HBM4 (High Bandwidth Memory 4) в рамках JESD238 - нового стандарта памяти, призванного соответствовать быстро растущим требованиям рабочих нагрузок искусственного интеллекта, высокопроизводительных вычислений и передовых сред центров обработки данных. Новый стандарт вносит архитектурные изменения и модернизирует интерфейс, чтобы повысить пропускную способность, емкость и эффективность памяти по мере развития приложений, использующих большие объемы данных.
HBM4 продолжает использовать вертикально уложенные матрицы DRAM, что является отличительной чертой семейства HBM, но вносит целый ряд улучшений по сравнению со своим предшественником HBM3, значительно повышая пропускную способность, эффективность и гибкость конструкции. Она поддерживает скорость передачи данных до 8 Гбит/с по 2048-битному интерфейсу, обеспечивая общую пропускную способность до 2 ТБ/с.
Одним из ключевых усовершенствований является удвоение количества независимых каналов на стек - с 16 в HBM3 до 32 в HBM4 - каждый из которых теперь имеет два псевдоканала. Такое расширение обеспечивает большую гибкость доступа и параллелизм в операциях с памятью. Что касается энергоэффективности, то в спецификации JESD270-4 появилась поддержка ряда уровней напряжения, зависящих от производителя, включая варианты VDDQ 0,7 В, 0,75 В, 0,8 В или 0,9 В, а также варианты VDDC 1,0 В или 1,05 В.
Эти изменения, как утверждается, способствуют снижению энергопотребления и повышению энергоэффективности при различных системных требованиях. HBM4 также сохраняет совместимость с существующими контроллерами HBM3, позволяя одному контроллеру работать с любым из стандартов памяти. Такая обратная совместимость облегчает внедрение и позволяет создавать более гибкие системы.
Кроме того, в HBM4 реализована функция Directed Refresh Management (DRFM), которая улучшает защиту от ударов по рядам и поддерживает более надежные функции надежности, доступности и работоспособности (RAS). Что касается емкости, то HBM4 поддерживает конфигурации стеков высотой от 4 до 16, с плотностью матриц DRAM 24 Гб или 32 Гб. Это позволяет использовать кубы емкостью до 64 Гб с 16-высокими стеками 32 Гб, обеспечивая более высокую плотность памяти для требовательных рабочих нагрузок.
Заметным архитектурным изменением в HBM4 является разделение шин команд и данных, призванное улучшить параллелизм и снизить задержки. Эта модификация направлена на повышение производительности при многоканальных операциях, которые широко распространены в рабочих нагрузках ИИ и HPC. Кроме того, HBM4 включает новый физический интерфейс и улучшения целостности сигнала для поддержки более высокой скорости передачи данных и эффективности каналов.
В разработке HBM4 участвовали крупнейшие игроки отрасли, включая Samsung, Micron и SK hynix, которые внесли свой вклад в формулировку стандарта. Ожидается, что эти компании начнут демонстрировать HBM4-совместимые продукты в ближайшем будущем, а Samsung заявила о планах начать их производство к 2025 году, чтобы удовлетворить растущий спрос со стороны чипмейкеров и гипермасштабируемых систем ИИ.
Поскольку модели ИИ и приложения HPC требуют все больших вычислительных ресурсов, растет техническая потребность в памяти с большей пропускной способностью и большей емкостью. Внедрение стандарта HBM4 должно удовлетворить эти потребности, определив спецификации для технологий памяти следующего поколения, предназначенных для решения задач по пропускной способности и обработке данных, связанных с этими рабочими нагрузками.
Оригинал
Уникальность
