Компания Marvell на своем мероприятии Analyst Day 2024 анонсировала решение для пользовательской памяти с высокой пропускной способностью (CHBM) для своих пользовательских XPU, предназначенных для приложений искусственного интеллекта. Разработанная в партнерстве с ведущими производителями памяти, CHBM обещает оптимизировать производительность, мощность, объем памяти, размер матрицы и стоимость для конкретных конструкций XPU. CHBM будет совместима с пользовательскими XPU Marvell и не будет являться частью стандарта HBM, определенного JEDEC, по крайней мере, на начальном этапе.
Пользовательское решение Marvell для HBM позволяет адаптировать интерфейсы и стеки для конкретного приложения, хотя компания не раскрывает никаких подробностей. Одной из целей Marvell является сокращение площади, которую занимают стандартные интерфейсы HBM внутри процессоров. Таким образом, освобождается площадь, доступная для вычислений и функций. Компания утверждает, что благодаря собственному вводу/выводу из матрицы в матрицу она сможет не только упаковать до 25 % больше логики в свои пользовательские XPU, но и потенциально установить до 33 % больше пакетов памяти CHBM рядом с вычислительными чипсетами, чтобы увеличить объем DRAM, доступный процессору. Кроме того, компания рассчитывает снизить энергопотребление интерфейса памяти на 70 %.
Поскольку CHBM от Marvell не опирается на стандарт, определенный JEDEC, с аппаратной стороны потребуется новый контроллер и настраиваемый физический интерфейс, новые интерфейсы между матрицами и обновленные базовые матрицы HBM. Пропускная способность нового интерфейса HBM между матрицами Marvell составит 20 Тбит/с/мм (2,5 ТБ/с на мм), что значительно больше, чем 5 Тбит/с/мм (625 ГБ/с на мм), которые предлагает HBM сегодня, согласно слайду с дня аналитика компании, опубликованному ServeTheHome. Со временем Marvell планирует использовать безбуферную память со скоростью 50 Тбит/с/мм (6,25 ТБ/с на мм).
Marvell не уточняет, насколько широким будет интерфейс CHBM. Marvell не раскрывает многих деталей о своем пользовательском решении HBM, кроме того, что оно «улучшает XPU путем сериализации и ускорения интерфейсов ввода-вывода между внутренними кремниевыми матрицами ускорителей вычислений AI и базовыми матрицами HBM», что несколько подразумевает меньшую ширину интерфейса по сравнению со стандартными для отрасли решениями HBM3E или HBM4. Тем не менее, похоже, что решения cHBM будут настраиваемыми.
«Усовершенствование XPU за счет адаптации HBM под конкретные параметры производительности, энергопотребления и совокупной стоимости владения - это последний шаг в новой парадигме разработки и поставки ускорителей ИИ», - говорит Уилл Чу, старший вице-президент и генеральный менеджер подразделения Custom, Compute and Storage Group в Marvell. «Мы очень благодарны за сотрудничество с ведущими разработчиками памяти, чтобы ускорить эту революцию и помочь операторам облачных центров обработки данных продолжать масштабировать свои XPU и инфраструктуру для эры ИИ».
Сотрудничество с Micron, Samsung и SK hynix имеет решающее значение для успешного внедрения CHBM от Marvell, поскольку оно создает основу для относительно широкого распространения пользовательской памяти с высокой пропускной способностью.
Оригинал
Уникальность
