Компания TSMC планирует начать массовое производство первых чипов по техпроцессу A16 (класс 1,6 нм) в конце 2016 года. Об этом компания объявила на европейском форуме экосистемы Open Innovation Platform (OIP) в Амстердаме (Нидерланды) в начале этой недели.
Новый производственный узел оснащен сетью подачи питания на заднюю сторону (BSPDN) Super Power Rail (SPR) от TSMC, которая обеспечивает улучшенную подачу питания, направляя всю энергию через заднюю сторону чипа, и более высокую плотность транзисторов. Но хотя эта BSPDN решает одни проблемы, она добавляет другие, поэтому требуются дополнительные усилия по проектированию.
В техпроцессе A16 компании TSMC будут использоваться нанолистовые транзисторы с затвором по всему периметру (GAAFET) с архитектурой, аналогичной той, что используется в техпроцессах серии N2 компании TSMC (класс 2 нм), и включать шину питания с обратной стороны для улучшения подачи питания и повышения плотности транзисторов.
По сравнению с технологией производства N2P, A16 обещает прирост производительности на 8-10 % при том же напряжении и сложности или снижение мощности на 15-20 % при той же частоте и количестве транзисторов. Кроме того, TSMC оценивает увеличение плотности чипов в 1,07-1,10 раза для high-end процессоров искусственного интеллекта в зависимости от типов транзисторов и используемых библиотек.
По словам Кена Ванга (Ken Wang), директора подразделения TSMC по исследованию проектных решений и техническому бенчмаркингу, архитектурно транзисторы A16 схожи с транзисторами N2. Это упрощает переход на данную технологию с N2. «Перенос логической схемы с N2P на A16 на самом деле довольно прост, поскольку структура ячеек и большинство схем разводки совершенно одинаковы», - говорит Ванг.
«Помимо сохранения той же структуры лицевой стороны, прелесть A16 заключается в том, что он унаследовал функцию NanoFlex от N2 для модуляции ширины устройства, обеспечивающей максимальную силу воздействия».
Super Power Rail от TSMC соединяет сеть подачи питания с обратной стороны непосредственно с истоком и стоком каждого транзистора через специализированный контакт, минимизируя длину и сопротивление проводов для достижения максимальной производительности и энергоэффективности. С точки зрения производства, эта реализация относится к числу наиболее сложных конструкций BSPDN, превосходя по сложности Power Via от Intel.
Однако усовершенствованная реализация BSPDN также означает, что разработчики чипов должны полностью перепроектировать свою сеть доставки питания, проложить ее по-новому и, следовательно, применить новые стратегии размещения и прокладки, чего и следовало ожидать. Кроме того, им придется позаботиться о снижении тепловыделения, поскольку горячие точки чипа теперь будут располагаться под множеством проводов, что затрудняет отвод тепла.
Проектирование чипов с тыльной стороной PDN, по сути, означает принятие новых методов реализации, поскольку меняется многое, включая сам процесс проектирования. Среди прочего Ванг упомянул использование нового программного обеспечения для размещения и маршрутизации с учетом теплового режима, новое построение дерева тактовых импульсов, другой анализ IR-Drop, разнородные домены питания, а также другой порядок подписания результатов теплового анализа.
Учитывая новый порядок реализации, требуются новые версии инструментов EDA и программного обеспечения для моделирования.
Поскольку речь идет об узле, аналогичном N2 компании TSMC, многие вещи уже готовы, хотя и в версиях EDA до 0.5 от ведущих производителей, таких как Cadence и Synopsys.
«A16 - это технология, подходящая для проектов со сложными маршрутами и плотной PDN», - говорит Ванг. «Однако она также создает новые проблемы, поэтому требуются дополнительные усилия по проектированию. Наш VB с обратным контактом также нуждается в полной проверке на кремнии. В то же время, у нас есть комплексная программа поддержки A16 EDA, которая продолжается, и мы будем продолжать обновлять информацию о состоянии A16 EDA».
Оригинал
Уникальность
