JEDEC, организация, отвечающая за определение спецификаций стандартных типов памяти, близка к завершению разработки SPHBM4 — нового стандарта памяти, призванного обеспечить полную пропускную способность уровня HBM4 при «узком» 512‑битном интерфейсе, увеличить ёмкость и снизить затраты на интеграцию благодаря совместимости с традиционными органическими подложками. Если технология получит распространение, она сможет закрыть многие пробелы на рынках, где могла бы применяться HBM, но, как отмечается, вряд ли станет «убийцей» памяти GDDR.
Хотя интерфейсы HBM шириной 1024 или 2048 бит обеспечивают непревзойдённую производительность и энергоэффективность, они занимают много ценного пространства на кристалле высокопроизводительных процессоров. Это ограничивает количество HBM‑стеков на чип и, соответственно, объём памяти, поддерживаемый ИИ‑ускорителями, что влияет как на производительность отдельных ускорителей, так и на возможности крупных кластеров.
HBM в «стандартной» упаковке
SPHBM4 решает эту проблему, сокращая ширину интерфейса памяти HBM4 с 2048 бит до 512 бит с использованием сериализации 4:1 для сохранения той же пропускной способности. JEDEC не уточняет, означает ли «сериализация 4:1» четырёхкратное увеличение скорости передачи данных с 8 GT/s в HBM4 или внедрение новой схемы кодирования с более высокими частотами. Но цель очевидна: сохранить суммарную пропускную способность HBM4 при 512‑битном интерфейсе.
Внутри SPHBM4 будут использоваться стандартные базовые кристаллы (вероятно, изготовленные на фабрике по логическому техпроцессу), а также стандартные DRAM‑кристаллы HBM4. Это упрощает разработку контроллеров и обеспечивает ёмкость на уровне HBM4 и HBM4E — до 64 ГБ на стек HBM4E.
Теоретически это означает четырёхкратное увеличение ёмкости памяти SPHBM4 по сравнению с HBM4, но на практике разработчики ИИ‑чипов будут балансировать между объёмом памяти, вычислительной мощностью и функциональностью, учитывая рост стоимости площади кристалла с каждым новым техпроцессом.
Конкурент GDDR7?
Может возникнуть вопрос: почему бы не использовать SPHBM4 в игровых GPU и видеокартах, что могло бы обеспечить более высокую пропускную способность при умеренном росте стоимости по сравнению с GDDR7 или потенциальным GDDR7X с PAM4‑кодированием. Однако SPHBM4 изначально создавался для приоритета производительности и ёмкости, а не стоимости и энергоэффективности.
Хотя SPHBM4 дешевле HBM4 или HBM4E, он всё равно требует многослойных DRAM‑кристаллов HBM, которые физически больше и дороже массовых DRAM‑чипов, базового интерфейсного кристалла, TSV‑обработки, проверенных кристаллов и сложной сборки внутри корпуса. Эти этапы сильно влияют на стоимость и плохо масштабируются по сравнению с массовыми GDDR7, которые выигрывают от огромных объёмов потребительского рынка, простых корпусов и зрелой технологии сборки PCB. Замена множества чипов GDDR7 на один продвинутый SPHBM4 может не снизить затраты, а наоборот — увеличить их.
Важность деталей реализации
Несмотря на то что 512‑битная шина остаётся сложным интерфейсом, JEDEC утверждает, что SPHBM4 позволяет использовать 2.5D‑интеграцию на обычных органических подложках и не требует дорогих интерпозеров, что значительно снижает затраты на интеграцию и расширяет гибкость проектирования. При этом стандартный 512‑битный интерфейс может обеспечить более низкие расходы (благодаря объёмам, создаваемым стандартизацией) по сравнению с решениями C‑HBM4E, основанными на UCIe или проприетарных интерфейсах.
По сравнению с кремниевыми решениями, маршрутизация на органических подложках позволяет использовать более длинные электрические каналы между SoC и стеками памяти, что упрощает компоновку в больших корпусах и даёт возможность разместить больше памяти рядом с пакетом, чем это возможно сейчас. Тем не менее трудно представить маршрутизацию интерфейса шириной 3084 бита (вместе с линиями данных и питания) на обычных подложках — но время покажет.
Оригинал
Уникальность
